dangyuanbo 2006-12-2 22:12
基于直接数字频率合成技术
中国人民解放军西安通信学院毕业论文
基于直接数字频率合成技术
的宽频调幅信号产生
摘要
本文介绍了任意幅度移动正弦信号的产生的方法以及具体的电路实现。正弦波的产生采用了当今比较先进和流行的直接频率合成（DDS）技术，该技术精度高、稳定性好、频率范围宽，通过AD9852芯片可以很方便的实现不同频率的正弦信号输出。当涉及到一个精密的时钟源的时候，AD9852产生一个非常稳定的频率相位幅度可编程的正弦输出。高速的数模转换器AD9852的使用使得产生的正弦波的频率可以达到150MHZ，从而达到了宽频调幅的要求。
关键字：直接频率合成 数模转换器 AD9852芯片
ABSTRACT
This article introduced the production method of signal as well as the concrete electrical circuit’s realization. The sine wave production has used the quite advanced and popular direct frequency synthesis (DDS) technology nowadays， the technique’s accuracy is high, stability good, frequency scope breadth, through the AD9852 chip can realizes very conveniently the sine signal of the different output . When referenced to an accurate clock source, the AD9852 generates a highly stable frequency, phase, and amplitude-programmable cosine output. The use of high speed D/A converter makes the sine wave’s phase which produces at frequency to 150MHZ, so the command of wide AM can be acquired.
Key words: The direct digital frequency synthesizer
D/A converter AD9852 chip
目录
第一章 设计简介
1.1 设计要求………………………………………………
1.1.1 基本要求………………………………………………
1.1.2 题目分析………………………………………………
1.2 设计思路的总体框图以及设计思想 ………………
第二章 设计的关键技术
2.1 频率合成技术…………………………………………
2.1.1 频率合成技术的由来…………………………………
2.1.2 频率合成技术的原理…………………………………
2.1.3 频率合成技术的分类…………………………………
2.2 DDS技术………………………………………………
2.2.1 DDS技术的特点………………………………………
2.2.2 DDS技术的应用………………………………………
2.2.3 DDS技术比模拟PLL（锁相环）的优越性…………
2.3 单片机技术……………………………………………
2.3.1 单片机的概述…………………………………………
2.3.2 单片机的基本结构……………………………………
2.3.3 单片机的特点…………………………………………
第三章 设计原理
3.1 DDS部分…………………………………………………
3.1.1 DDS的工作原理………………………………………
3.1.2 DDS的输出频率给定…………………………………
3.1.3 DDS的特点…………………………………………
3.2 AD9852芯片……………………………………………
3.2.1 AD9852的基本描述…………………………………
3.2.2 AD9852的引脚配置和功能描述……………………
3.2.3 AD9852的工作原理…………………………………
3.3 单片机的选择……………………………………………
第四章 各部分电路分析
4.1 键盘部分…………………………………………………
4.2 显示部分…………………………………………………
4.3 单片机与AD9852芯片部分……………………………
4.4 软件流程………………………………………………
4.5 测试结果………………………………………………
第五章 利用DDS技术实现调幅的模拟方案
5.1 利用AD835实现调幅的框图…………………………
5.2 AD835芯片的介绍……………………………………
5.3 AD835的应用…………………………………………
5.4 AD835实现调幅的优点………………………………
结束语
参考文献
致谢
附录
第一章 设计简介
1 设计要求
利用AD公司生产的AD9852芯片设计实现宽频调幅信号的产生。
1.1基本要求
1 载波为正弦波，频率为1Mhz——30Mhz程控调节（步进调节）。
2 调制信号自行设计（1khz正弦波）。
3 调制度可程控调节（10%的步进）。
4 六位的LED显示。
1.2 题目分析
为了得到稳定的正弦信号，就可以利用数字频率合成（DDS）技术来使单片机产生正弦信号。将一个（或多个）基准频率变换成另一个（或多个）所需频率的技术称为频率合成技术。频率合成有二项任务：一是产生所需频率的信号；一是使得所得信号质量合乎要求，即信号所含的噪声和杂散频率要符合要求。在DDS所有芯片中，我选择了不仅具有很高性价比，而且还具有符合本次设计要求的振幅调制功能的AD9852芯片，对所要产生的信号的实现是通过单片机对AD9852芯片的控制来得到的。
2 设计思路的总体框图以及设计思想
信源产生一个调制信号，送到模数转换器处，进行模数转换。转换成单片机能够识别和运行的二进制数据。然后送到单片机进行处理，然后输送6位地址，写频率控制字，在时钟脉冲的作用下，控制 DDS的AD9852芯片进行信号的处理，输出所要求取的正弦波信号，最后再输送到低通滤波器 LPF处，对输出的正弦阶梯波进行平滑滤波，就得到了我们比较满意的平滑的、完美的正弦波。
3 设计方案论证
第二章 设计的关键技术
1 频率合成技术
1.1 频率合成技术的由来
随着通信、雷达、宇航和遥控遥测技术的不断发展，在现代电子学的各个领域，常常需要高精度且频率可以方便调节的频率源。尤其随着频道的分布日趋密集，用常规的信号发生器无法满足对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出的越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。通过对频率进行加、减、乘、除的运算，可从一个高稳定度和高准确度的标准频率源，产生大量的具有同一稳定度和准确度的不同频率。
1.2 频率合成技术的原理
频率合成器是从一个或多个参考频率中产生多种频率的器件,是指对一个高精度高稳定度的标准信号频率，经过一系列算术运算，产生有相同稳定度和精确度的大量离散频率的技术。虽然只要求对频率进行算术运算，但是由于需要大量有源和无源器件，使频率合成系统相当复杂，这项技术一直发展缓慢。直至电子技术高度发展的今天，微处理器和大规模集成电路大量使用，频率合成技术才有迅速发展，并得到广泛应用。
1.3 频率合成技术的分类
频率合成技术主要分为：直接合成技术、锁相环的技术、直接数字频率合成技术。下面对这三种技术一一做介绍，主要讲述锁相环的技术和直接数字频率合成技术。
（1） 直接合成技术
直接合成技术是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。直接频率合成方法具有频率转换时间短、近载频相位噪声性能好, 并能产生任意小的频率增量等优点.但它也存在一些不可克服的缺点，用这种方法合成的频率范围将受到限制。更重要的是由于大量的倍频，混频等电路，就要有不少滤波电路，使合成器的设备十分复杂，而且输出端的谐波、噪声及寄生频率难以抑制,而且容易产生过多的杂散分量,难以达到较高的频谱纯度。
（2） 锁相环技术
利用锁相环的相位锁定特性，获得与基准频率成一定倍数的新频率的电路，称为锁相频率合成器。由于锁相环有良好的窄带滤波特性，输出的波形纯净，并且在环路锁定后输出频率的温度稳定度和时间稳定度与基准频率相同。这些优点使其成为当前最主要的频率合成器，尤其是把大规模数字锁相集成电路和微处理器结合起来，使频率合成器的实现更方便，性能更好。
锁相环频率合成器原理框图
由原理框图所示，其基准频率通常由相对频率稳度为10-6的晶体振荡器产生，经M倍分频后提供适当的基准频率。虚线框中的电路是频率合成器的核心部分--锁相环，它由鉴相器、低通滤波器和压控振荡器等组成。系统输出信号的频率为fo = (N/ M) fi。改变分频比N或M，可方便地获得大量离散频率的输出信号。锁相环是一个实现相位自动锁定的控制系统，可分为模拟锁相环和数字锁相环，它们都包括三个基本的组成部分：鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）。它们可和÷N电路构成一个闭合的相位反馈控制电路。
由于晶体振荡器具有很好的长期时间稳定性，锁相环具有很好的短期时间稳定性，两者相结合可在设计要求的频率范围100Hz～16383kHz内获得近似于晶体振荡器的频率稳定度。另外，电路产生的信号波形很好，其中正弦信号的失真度仅为0.75％。锁相环式频率合成器具有很好的窄带跟踪特性，可以很好地选择所需频率的信号，抑制杂散分量，并且避免了大量的滤波器，有利于集成化和小型化。但由于锁相环本身是1个惰性环节，锁定时间较长，故频率转换时间较长。除此之外，由模拟方法合成的正弦波的参数，如幅度、频率和相位都很难控制。
（3） 直接数字频率合成技术
1971年，美国学者J．Tierncy，C．M．Rader和B．Gold提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。近20年间，随着技术和器件水平的提高，一种新的频率合成技术——直接数字频率合成（DDS）技术得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。
2 DDS技术
2.1 DDS技术的特点
DDS在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
（1）极快的频率切换速度:
DDS是一个开环系统，无任何反馈环节，频率转换时间主要由LPF附加的时延来决定。如fc＝10MHz，转换时间即为100 ns，若时钟频率升高，转换时间将缩短，但不可能少于数字门电路的延迟时间。目前，DDS的调谐时间一般在ns级，比使用其它的频率合成方法都要短数个数量级。
（2） 极高的幅度分辨率:
幅度的分辨率决定于幅度控制的DAC的位数：ΔV=Vref/2N 式中，N为幅度控制的DAC的位数，Vref 为幅度控制的DAC的参考电压。
（3） 低相位噪声和低漂移:
DDS系统中合成信号的频率稳定度直接由参考源的频率稳定度决定，合成信号的相位噪声与参考源的相位噪声相同。而在大多数DDS系统应用中，一般由固定的晶体振荡器来产生基准频率，所以其相位噪声和漂移特性是极为优异的。
（4） 连续的相位变化:
同样因DDS是一个开环系统，故当一个转换频率的指令加在DDS的数据输入端时，它会迅速合成所要求的频率信号，在输出信号上没有叠加任何电流脉冲，输出变化是一个平稳的过渡过程，而且相位是连续变化的，这个特点也是DDS独有的。
（5） 在极宽的频带范围内输出幅度平坦的信号:
DDS的最低输出频率是所用的时钟频率的最小分辨率或相位累加器的分辨率。奈奎斯特采样定理保证了在直到该时钟频率一半的所有频率下，DAC都可以再现信号，即DDS频率的上限fomax由合成器的最大时钟频率fc决定（fomax＝fc/2）。
（6） 易于集成、易于调整
DDS中几乎所有的部件都属于数字信号处理器件，除DAC和滤波器外，无需任何调整，从而降低了成本，简化了生产设备。
但是它的全数字结构造成了DDS的主要缺点：其一，根据取样定理，输出信号的最高频率将低于参考时钟的一半，故若要提高输出频率将受到器件如DAC、ROM的速度限制；其二，DDS输出信号中杂散寄生分量大，其中输出高频尤甚，它无法达到PLL频率合成的频谱纯度；其三，DDS的功耗与其时钟频率成正比，故在供电受到限制的场合且又要求有较高的频率输出，DDS就有局限性。
2.2 DDS技术的应用
DDS问世之初，构成DDS元器件的速度的限制和数字化引起的噪声，这两个主要缺点阻碍了DDS的发展与实际应用。近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。随着这种频率合成技术的发展，其已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。
（1） 实时模拟仿真的高精密信号
在DDS的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量非正弦波形数据，然后通过手控或用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。利用DDS具有的快速频率转换、连续相位变换、精确的细调步进的特点，将其与简单电路相结合就构成精确模拟仿真各种信号的最佳方式和手段。这是其它频率合成方法不能与之相比的。例如它可以模拟各种各样的神经脉冲之类的波形，重现由数字存储示波器（DSO）捕获的波形。
（2） 实现各种复杂方式的信号调制
DDS也是一种理想的调制器，因为合成信号的三个参量：频率、相位和幅度均可由数字信号精确控制，因此DDS可以通过预置相位累加器的初始值来精确地控制合成信号的相位，从而达到调制的目的。现代通信技术中调制方式越来越多，BPSK，QPSK，MSK都需要对载波进行精确的相位控制。而DDS的合成信号的相位精度由相位累加器的位数决定。一个32位的相位累加器可产生43亿个离散的相位电平，而相位精度可控制在8×10-3度的范围内，因此，在转换频率时，只要通过预置相位累加器的初始值，即可精确地控制合成信号的相位，很容易实现各种数字调制方式。
（3）实现频率精调，作为理想的频率源
DDS能有效地实现频率精调，它可以在许多锁相环（PLL）设计中代替多重环路。在一个PLL中保持适当的分频比关系，可以将DDS的高频率分辨率及快速转换时间特性与锁相环路的输出频率高、寄生噪声和杂波低的特点有机地结合起来，从而实现更为理想的DDS＋PLL混合式频率合成技术。
在频率粗调时用PLL来覆盖所需工作频段，选择适当的分频比可获得较高的相位噪声，而DDS被用来覆盖那些粗调增量，在其内实现频率精调。这种方案以其优越的相位稳定性和极低的颤噪效应满足了各种系统对频率源苛刻的技术要求。这也是目前开发应用DDS技术最广泛的一种方法。采用这种方案组成的频率合成器已在很高的频率上得以实现。
当然，DDS的应用不仅限于这些，它还可用于核磁谐振频谱学及其成像、检测仪表等。随着DDS集成电路器件速度的飞速发展，它已成为一种可用于满足系统频率要求的重要而灵活的设计手段。
2.3 DDS技术比模拟PLL（锁相环）的优越性
输出分辨率小：只要相位累加器的位宽足够大，参考时钟频率足够小，则分辨率可以很小：AD9850（参考时钟频率f=125MHz）的相位累加器为32位，分辨率0.03Hz；AD9830(参考时钟频率f=50MHz)的相位累加器为32位，分辨率0.012Hz； AD9852（参考时钟频率f=300MHz）的相位累加器为48位，分辨率1*10-6Hz。相反，模拟锁相环的合成器的分辨率为1KHz，它缺乏数字信号处理的固有特性。
输出频率变换时间小：一个模拟锁相环的频率变换时间主要是它的反馈环处理时间和压控振荡器的响应时间，通常大于1ms。整片DDS合成器的频率变换时间主要是DDS的数字处理延迟，通常为几十个ns（AD9850最小43ns）。
调频范围大：一个负反馈环的带宽输出参考频率决定了模拟锁相环的稳定的调频范围；整片的DDS合成器是不受稳定性的影响的，在整个NYQUIST频率范围内是可调的。相位噪声：DDS优于PLL的最大优势就是它的相位噪声。由于数字正弦信号的相位与时间成线形关系，整片的DDS输出的相位噪声比它的参考时钟源的相位噪声小。而模拟锁相环的相位噪声是它的参考时钟的相位噪声的加倍。
体积小、集成度高：整片的DDS封装成小面积芯片，因而比PLL的占板面积小得多。
功耗小：整片的DDS的功耗比早期的离散型DDS要小，例如AD9850在3.3V功耗为155mW，以100MHz为参考时钟，产生一个40MHz的信号。这可以与离散型模拟锁相环相抗衡。
设计方便：整片DDS包括了信号D/A变换器，在系统设计时易于实现，而且现在的DDS不再需要专门的射频设计，简单的数字控制减少了硬件的复杂性。
但是DDS频率合成目前还存在工作频率高端受限，主要是受DAC器件速率限制，杂波电平高（较好的有-70dBc），作为时钟发生器时边缘抖动大等缺点。
3 单片机技术
3.1 单片机的概述：
随着超大规模集成电路技术的不断提高，当前，微型计算机正朝着两个方向迅速发展。一是高性能的超级微型机，这类微型机的出现和完善是对中，小型计算机的一个挑战；二是性能，价格平均低的单片机。它把组成微型计算机的各功能部件：中央处理器CPU，随机存取存储器RAM，只读存储器ROM，可编程存储器EPROM，并行及串行输入输出I/O接口电路，定时器/计数器，中断控制器等部件集成在一块半导体芯片上，构成一个完整的微型计算机。随着大规模集成电路技术的发展，单片机内还可以包含A/D,D/A转换器，高速输入/输出部件，DMA通道，浮点运算等新的特殊功能部件。由于它的结构和指令功能都是按工业控制要求设计的，特别适合于工业控制及与控制有关的数据处理场合，为仪器仪表的自动化和计算机外部设备的智能化开辟了广阔的前景。
3.2 单片机的基本结构
下面主要说明我比较熟悉的AT89C51单片机的基本结构，它由八大部分组成。这八大部分是：
一个8位中央处理机CPU。它由运算部件，控制部件，其中包括振荡电路和时钟电路，其中主要完成弹片机的运算和控制功能。它是单 片机的核心部分，决定了单片机的主要功能特性。
128个字节的片内数据存储器RAM。其中外数据存储器的寻址范围为64KB，用于存放可读写的数据，如运算的中间结果或最终结果等。
4KB的片内程序只读存储器ROM或EPROM。其中外可寻址范围为64KB，主要用于存放已编制的程序，也可以存放一些原始数据和表格。
18个特殊功能寄存器SFR。它用于控制和管理片内算术逻辑部件，并行IO口，串行IO口，定时器计数器，中断系统等功能模块的工作。
4个8位并行输入输出IO接口：P0口，P1口，P2口，P3口，用于并行输入或输出数据。
1个串行IO接口。它可以使数据一位一位串行地在计算机与 外设之间传送，可用软件设置为4种工作方式 ，用于多处理通讯，IO扩展或全双工通用异步接收器（UART）。
2个16位定时器计数器。它可以设置为计数方式对外部时间进行计数，也可以设置为定时方式进行定时。计数或定时的范围有软件来设定，一旦计数或定时到则向CPU发出中断请求，CPU根据计数或定时的结果对计算机或外设进行控制。
1个具有5个中断源，可编程为2个优先级的中断系统。它可以接收外部中断申请，定时器计数器中断申请和串行口中断申请。常用于实时控制，故障自动处理，计算机与外设之间传送数据及人-机对话等。
3.3 单片机的特点
（1）体积小。单片机在一个芯片中集成了CPU,ROM,RAM,可编程存储器EPROM，中断控制器，计数器/定时器及众多的I/O，接口，因此，一个芯片就是一台微型机。
（2）面向控制。单片机一般用于各类型控制系统和仪器中，而且，使用单片机的设备，在硬件基本不变的情况下，往往只改变单片机中程序，就可以成为新一代产品。
（3）指令系统简洁。由于单片机的程序常常放在片内ROM中，而片内ROM的容量有限，所以要求指令简洁。单片机的指令系统中，往往一半为单字节指令，剩下的指令中，多数为2字节指令，只有少数是3字节指令。
（4）性能价格比高。目前，只要几美元就可以买到单片机，而在功能上，它就是一台微型机，所以，只要花费很小的代价就可以实现对系统的计算机控制。
（5）可靠性好。由于单片机内部就含有ROM，RAM和I/O端口，这样可以省去很多外部连线，也简化了印刷电路板的设计加工，所以它比用多个芯片构成的微型机的可靠性要高。
（6）研制周期短，收效快。通常微型机系统的研制周期都比较长，一个成功的微型机系统从研制，设计，直接受到用户的认可，需要1年甚至几年时间。但单片机往往结合一个具体系统进行开发，目的单一，容易设计和实现，这样以来，研制周期大大缩短。
由此可以看出，单片机控制的系统具有控制简便，效果明显等很多优点，因此，本次设计也采用单片机来控制。
第三章 设计原理
1 DDS部分
1.1 DDS的工作原理
DDS技术的理论依据是奈奎斯特采样定理。根据该定理，对于1个周期的连续正弦波信号，可以沿着其相位轴的方向，以等量的相位间隔对其进行相位/幅度采用，得到1个周期性的正弦信号的离散相位的幅度序列，并对模拟幅度进行量化，对量化后的幅度采用相应的二进制数据进行编码。这样就可以把1个周期性的连续正弦信号转换成1系列离散的二进制序列，最后把它存储在只读存储器中，每个存储单元的地址就是相位取样地址，而存储单元的内容即是量化的正弦波的幅度值。这样的1个只读存储器构成1个与2π周期内相位取样相对应的正弦函数查找表，由于其存储的是1个周期的正弦波波形的幅度值，所以又称其为正弦波波形存储器。DDS基本原理框图如下：
它主要由标准参考频率源、相位累加器、波形存储器、数模转换器、低通平滑滤波器构成。在时钟脉冲的控制下，频率控制字K由累加器得到相应的相码，相码寻址波形存储器进行相码－幅码变换输出不同的幅度编码，再经过数模变换器得到相应的阶梯波，最后经过低通波器对阶梯波进行平滑，即得到由频率控制字K决定的连续变化的输出波形。其中，参考频率源一般是一个高稳定的晶体振荡器，其输出信号用于DDS中各部件同步工作。因此，DDS输出的合成信号的频率稳定度与晶体振荡器是一样的。相位累加器是实现DDS的核心，如下图所示。
相位累加器框图
它由一个N位字长的二进制加法器和一个由固定时钟脉冲取样的N位相位寄存器组成。相位寄存器的输出与加法器的一个输入端在内部相连，加法器的另一个输入端是外部输入的频率控制字K。这样，在每个时钟脉冲到达时，相位寄存器采样上个时钟周期内相位寄存器的值与频率控制字K之和，并作为相位累加器在这一时钟周期的输出。
1.2 DDS的输出频率给定
Fout=(X/Y) ×Fc
假定基准时钟为70MHz，累加器为16位，则Y=2 16=65536
Fc=70MHz
再假定X=4096,则
Fout=(4096/65536) ×70=4.375MHz
可见，通过设定相位累加器位数、频率控制字X和基准时钟的值，就可以产生任意频率的输出。
Fout=Fc/Y
由于基准时钟一般固定，因此相位累加器的位数就决定了频率分辨率。如上面的例子，相位累加器为16位，那么频率分辨率就可以认为是16位。
1.3 DDS的特点
DDS 采用全数字技术实现频率合成，使其与一般的频率合成相比，有一些很突出的优点及独特的性能。DDS 在相对带宽、频率转换时间、频率分辨率、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。概括来说主要有以下性能指标及优点：
（1） 输出带宽
当频率控制字K=1 时 即：向相位累加器中送入的累加步长为1，则输出的最低频率为
式中， 为系统时钟频率， 为相位累加器的位数。当相位累加器位数很高时，最低输出频率可达到m Hz ，甚至更低，可以认为DDS 的最低合成频率为零频率。
DDS 最高输出频率受限于系统时钟频率和一个周波波形系列点数，在时钟频率为 、采样点数为M（存储深度）下，最高输出频率为
这是一个比较大的数值，所以，DDS 相对其它频率合成技术，其带宽得到了极大的提高。
（2） 频率、幅度、相位分辨率
频率分辨率也就是频率的最小步进量，值等于DDS 的最低合成频率。
根据相位累加器位数的不同有着不同的频率分辨率。由DDS 最低合成频率接近零频知，其频率分辨率可以达到零频。所以DDS 相比其它频率合成技术有精密的频率分辨率。精细的频率分辨率使得输出频率十分逼近连续变化。
幅度的分辨率决定于幅度控制的DAC 的位数：
式中，N 为幅度控制的DAC 的位数，Vref 为幅度控制的DAC 的参考电压。相位差的分辨率与一个周波采样点数M 成反比，
从上可看出，DDS 技术可根据实际需要，对频率分辨率、幅度分辨率以及相位差分辨率进行灵活控制。
（3） 频率转换灵活性
频率转换灵活性是指频率控制字改变后，输出波形频率跟踪频率控制字的能力。DDS 是一个开环系统，无任何反馈环节，故可认为其频率转换是实时的。DDS 的相位序列在时间上是离散的，在频率控制字K 改变后，经过一个时钟周期后即可按新的相位增量累加，可认为它的频率转换时间就是频率控制字的传输时间。而在现代数字电路，数据传输延时为ns 级的频率转换时间极为短暂。
（4） 相位连续性
从DDS 原理可知，在改变DDS 的输出频率时，实际就是改变地址发生器输出地址的速率，即改变相位函数的增长率。如在 时刻，当频率控制字改变后，只是改变了 时刻的地址上产生下一时刻 地址的速率，并没有改变 时刻的地址，而且 时刻地址还是在 时刻地址的基础上进行累加。这样，就保持了输出波形相位的连续性，只是在改变频率的瞬间其频率发生了突变。
（5） 波形灵活性
DDS 技术的核心是控制寻址的速率，对查找表寻址输出波形数据，只要改变查找表中的波形数据即可改变输出的波形。这样，可对多种波形进行采集，存入存储器，根据需要灵活控制输出波形的种类。此外，只要在DDS 内部加上相应控制如调频控制FM、调相控制PM 和调幅控制AM， 即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK 和MSK 等信号。当DDS 的波形存储器分别存放正弦和余弦函数表时，即可得到正交的两路输出。DDS 还可灵活输出多相波形，只需设计同样的查找表，改变其寻址的起始位置，即可输出多相相位差可编程控制的波形。
（6） 噪声及谐波
有限字长效应是数字系统不可避免的问题。在数据采集后需要对数据量化，这就产生了量化误差。如数字“12.7”， 由于数字系统从本质上只能认识无符号的整数，这样，根据四舍五入的方法，将12.7 量化为13，就产生了量化误差。这样，就引入了噪声以及谐波分量。
此外，由于DAC 的非理想特性，包括非线性性能和所生成的阶梯波中有尖峰之类而引起的杂散输出，称为DAC 新增噪声。在DDS 中，由于采用全数字化设计，不可避免地存在上述噪声与谐波，须加滤波器加以滤除。此外，在设计电路时要注意电路的优化。
（7） 其它性能
DDS 的其它性能指标有易控性、集成度、体积、功耗、稳定可靠性以及性价比。由于DDS 中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。
2 AD9852芯片
2.1 AD9852的基本描述
AD9852数字合成器是一个高度集成的设备，它采用了先进的DDS技术，内置一个高速、高性能的DAC，能够形成一个数位可编程的、高灵敏度的合成器功能。若接上一个精密的时钟源，AD9852可产生一个非常稳定的、频率和相位振幅可编程的正弦输出，这个输出可以在通信,雷达等一些应用中被用来作为一个灵活的振荡器 .
AD9852的创新的高速DDS核心可提供一个48位的频率分辨率。固定17位用来保证极好的无杂散动态范围。AD9852的电路结构允许产生一个频率高达150MHZ的信号，它可以以每秒100M的新频率对其进行数位的调谐。这个输出的正弦波可以通过灵活的时钟发生器应用中的一个内置的比较器转变成一个方波信号。
这个设备提供两个14位的相位存储器和一个为BPSK操作提供的单独的控制引脚。对于一个更高要求的PSK操作，用户可以使用I/O接口进行相位调整。12位的正弦DAC和创新的DDS结构，可以在无杂散动态范围提供一个完美的宽带和窄带输出。当DAC和比较器在一起配置的时候，这个DAC可以很方便的在一个高速时钟发生器应用中来完成静态的周期循环控制。这个12位的数字乘法器允许可编程的振幅调制，一个可成形的按键开关和一个精确的对DAC输出正弦波的振幅的控制。线性调制脉冲的功能被包含在宽带频率扫描应用中。从内部的低频到外部的参考时钟，AD9852是可编程的，并且能够从4倍到20倍变化的参考时钟的乘法电路产生一个300MHZ的系统时钟。
这个就减轻了用户花费和对300MHZ系统时钟源操作的因难。这300MHZ的时钟可随着单一的终端或差分输入而被直接提供。单一引脚对那些传统的FSK和被提高频谱质量的不稳定的FSK是很有必要的。AD9852用先进的0.35毫米的CMOS技术和单一的3.3V电压来提供这个高水平的功能。
AD9852是80管脚的LQPF封装形式。它的引脚是和AD9854单一频率合成器是兼容的。它的指定操作温度范围是—40——+85。这个设备包含一个带有48位相位累加器的数位振荡器，一个可编程的参考时钟乘法器，一个倒置的SINC滤波器，一个数字乘法器，两个12位/300MHZ的DAC，一个高速的模拟比较器和一个逻辑接口电路。这个集成设备可被配置用来作为一个可合成的振荡器的灵活的时钟发生器，和FSK/BPSK调制器。
2.2 AD9852的引脚配置和功能描述
AD9852主要由48位的频率寄存器、48位相位累加器、正(余)弦查询表(带正交输出)、幅度调制寄存器、乘法器和12位D/A转换器构成。一个高速模拟比较器以及接口逻辑电路。AD9852的管脚分为三部分：(1)数据及控制端口；(2)电源部分；(3)参考及输出部分。其主要特点如下:
各引脚功能：
1——8 D7—D0 8位双向并行编程数据输入，仅在并行模式中使用。
9，10，23，24，25，73，74，79，80 DVDD 数字电路部分电源电压。相对AGND和DGND为+3.3V。
11，12，26，27，28，72，75，76，77，78 DGND 数字电路部分接地。与AGND电位相同。
13，35，57，58，63 NC 无连接。
14——19 A5——A3 编程存储器的6位并行地址输入。只在并行编程模式中使用。A0，A1，A2 在选择串行编程模式时有第二个功能。
17 A2/IO RESET 允许串行通信总线的I/O RESET端，在这个方式下，串行总线的复位既不影响以前的编程，也不会调用“默认”的编程值。
18 A1/SDO 单向串行数据输入输出，这个用在3根线的串行通信模式。
19 A0/SDIO 双向串行数据输入输出，这个用在2根线的串行通信模式。
20 I/O UD CLK 双向的I/O更新CLK。方向在控制存储器中被选择。如果选择作为输入，在上升沿到来时，把I/O端口缓冲区的内容传输到编程寄存器。如果I/O UD被作为一个的输出（默认值），那么在8个系统时钟循环周期后，输出脉冲由低到高，说明内部的频率更新已经发生。
21 WRB/SCLK 写并行数据到I/O端口的缓冲区。和SCLK共同起作用。串行时钟信号和串行编程总线相关联。数据在上升沿被装入。此引脚在并行模式被选择时，与WRB共同起作用。这个模式取决于70引脚（S/P SELECT）端。
22 RDB/CSB 从编程寄存器读取并行数据。参与CSB功能。片选信号和串行编程总线相关联。低电平激活。此引脚在并行模式被选时，这个引脚和RDB共同起作用。
29 FSK/BPSK/HOLD 与编程控制寄存器所选的操作模式有关的多功能引脚端。如果处于FSK模式，那么逻辑低电平选取F1，逻辑高电平选取F2。如果处于BPSK模式，逻辑低选择相位1，逻辑高选取相位2。如果处于线性调频脉冲模式下，逻辑高保证“保持”功能，从而引起频率累加器在其电流特定区中断；为了恢复或起用线性调频脉冲，应确定为逻辑低电平。
30 SHAPED KEYING 必须首先选择编程控制寄存器的运用方式。中首先选取这个功能。一个逻辑高电平将产生余弦DAC的输出。
31，32，37，38，44，50，54，60，65 AVDD 模拟电路部分电源电压。相对AGND和DGND为+3.3V。
33，34，39，40，41，45，46，47，53，59，62，66，67 AGND 模拟电路部分接地端。与AGND电位相同。
36 VOUT 内部的高速比较器的正相的输出引脚。
42 VINP 正极电压输入。内部比较器的正相的输入。
43 VINN 负极电压输入。 内部比较器的反相的输入。
48 IOUT1 正弦DAC的单极性电流输出。
49 IOUT1B 互补输出端引脚。
51 IOUT2B 互补输出端引脚。
52 IOUT2 控制DAC的单极性电流输出引脚。
55 DACBP 两个DAC共用的旁路电容连接引脚。一个0.01uf芯片电容从这个引脚连接到AVDD，可以轻微地改善谐波失真和无杂散动态范围。
56 DAC Rest 两个DAC共用的设置满量程的输出电流连接引脚。 Rest=39.9/Iout。通常 Rest的取值范围是从8K（5MA）到2K(20MA）。
61 PLL FILTER 这个引脚提供了对参考时钟倍频器的锁相环路滤波器的外部0补偿网络的连接。这个网络的另一边应该连接到AVDD。为了得到最佳的噪声性能，通过设置寄存器1E中的旁路锁相环位，而将参考时钟倍频器旁路。
64 DIEF CLK ENABLE 差分的参考时钟使能，这个引脚的高电平启动时，差分时钟输入、参考时钟和REFCLKB(引脚69和68）被使能。
68 REFCLKB 互补差分时钟信号。当单端时钟模式被选择时，用户应该设置这个引脚的电平。信号电平和REF CLK相同。
69 REFCLK 单端基准时钟输入或差分时钟信号之一。在差分基准时钟模式下，两路输入可能是CMOS的逻辑电平，或者有比以400MV（峰峰值）方波或正弦波为中心的区域加大约1.6V直流的区域。
70 S/P SELECT 在串行编程模式下和并行编程模式之间进行选择。
71 MASTER RESET 初始化串行/并行编程总线，为用户编程做准备，设置编程寄存器为等待状态。在逻辑高电平起作用，电源导通状态下，MASTER RESET是保证正确操作的基本要素。
2.3 AD9852的工作原理
我做的是关于实现调幅信号产生的设计，是以我只介绍关于AD9852芯片的调幅工作原理。首先在时钟输入端输送时钟信号，在地址输入端输送6位地址信号，在并行数据输入端输送数据，然后在12位幅度寄存器处调节幅度步进制，使得输出的正弦信号的幅度值为1，得到的幅度就是我们的默认调幅参考值，在这个值的基础上，我们就可以实现我们的10%步进调节，从而得到我们想要的任意幅度的正弦信号。具体的框图如下：
3 单片机的选择
因为AD9852芯片的电压工作在3.3V系统，所以最好选择可以工作在3.3V的单片机。选用普通51系列芯片的单片机，因为其输出电平只能为+5V， 高于+3.3V，DDS芯片因此会被损坏。但是由于我对其他的单片机不太熟悉，是以我选择了我学习过的、比较熟悉MCS-51系列的单片机-AT89C51单片机。为了解决单片机与AD9852芯片之间电压的转换问题，我用了AS1117M3芯片对其进行电压转换，达到把AT89C51单片机的+5V电压转换为+3.3V电压的目的，从而实现了单片机与AD9852芯片的连接。
第四章 各部分电路分析
1 键盘部分
2 显示部分
3 单片机与AD9852芯片部分
4 软件流程
5 测试结果
第五章 利用DDS技术实现调幅的模拟方案
前面我们已经介绍了一种利用DDS来实现调幅的方案，下面我简要介绍在DDS技术下，利用AD835芯片来实现宽频调幅的功能。
1 利用AD835实现调幅的框图
2 AD835芯片的介绍
AD835是一个完整的四分电压输出模拟乘法器，它是用一个高级的，绝缘的，互补的双极性过程制作。在这个基本的模式下，它提供了一个线性的乘积（X和Y的电压输入）。在这个模式下，–3 dB的输出电压带宽是250MHZ（一个上升时间为1 ns的小信号）。全程(–1 V to +1 V)的上升/下降时间是2.5ns（这要用到一个150 的电阻），并且建立时间比相同状态下的典型时间低了0.1%。
作为一个模拟设备中的乘法器，一个唯一的求和特性在Z输入口被提供。就像提供一个独立的地作为输入和输出的参考，并且可以在多方面提高。这个特性允许AD835带着电压增益来操作。X，Y，Z的输入电压是1 V FS，随着超出量程至少20%。这个输入是全微分的并且在高阻抗下(100 ki2 pF)，提供一个70dB CMRR(f<=1MHZ)。
低阻抗的输出完全有能力驱动一个25 的电阻。这个峰值输出可以是一个2.2 V（RL = 150 ），或者是一个 V（RL = 50 ）。AD835比AD534和AD734有更低的噪声，这样就使它在低的信号处理中很吸引人，例如，作为一个带宽增益控制元件或一个调制器。
基本理论：
这个乘法器是基于一个传统的形式，有一个线性传导核心，通过三个（X，Y，Z）的支持使线性化的电压到电流转换，并且负载驱动输出放大器。这个按比例缩放的电压通过一个异能带隙参考设计来提供，对最低化的噪声进行优化。下图表现了一个功能模块图表。
在这个普通的项目中，AD835提供了一个功能 ，变量W，U，X，Y，Z全是电压。连接作为一个简单的乘法器，用X = X1 – X2, Y = Y1 – Y2，并且Z=0，用一个带刻度的因数调整，把U设为1V，这时输出可被定义为W=XY。
这种分类的简单描述，所有的信号都被假定表示为伏特，这些都通过这个数据表而被用到，为了避免不必用到的带下标的变量（比如VX1）.我们可以把所有的变量都看作是被标准化到了1V。例如，X输入可以在–1 V to +1 V这个范围内启动，或者简单的说是–1 to +1。后面的表示可易于发展AD835的新功能。作为AD835有一种情况，如果它不是作为一个电气的输入类型，这个清楚的分母的结论，U，没有太大的帮助。
3 AD835的应用
AD835是一个易用，通用的芯片。另一路信号输入与Z相加的能力到输出是很重要的。此优点的三种运用：一个是宽带电压控制放大器，一个是AM，还有一个是二倍频。当然，AD835也可以用来做方波规则检测器，在这个运用中，输入频率可以达到250MHz，这个也是带宽放大器的频限。下面我们主要看一下乘法器的连接图。
上图这个输入常常是单边带的，因为X2和Y2一般是接地的。注意引脚2，7被指定用来分别的作为输入和输出之间的隔绝。X，Y输出可以颠倒作为特殊极性的输入。
在宽带运用电路中，去藕电源供给和电路版的布局非常重要。要如上图的建议，认真考虑这些问题。在有些电路图中，去藕电源供给部分都已经明确省略掉了，但是应该在要求高速输入下求得最优性能。然而，如果AD835的所有高频率能量不能开发出来，这些都可以省略掉。
5 AD835实现调幅的优点
虽然我使用AD835芯片是在模拟的状态下实现信号的调幅功能，但在很多方面比单片机实现调幅功能要有很大的优点。AD835实现调幅的优点是：最高工作频率可以达到250MHz, 线形性好，调幅对称性好，且为电压输出，外围电路非常简单，可靠性高，由制作结果可看出其调制特性良好，并且输出的信号波形很清晰，通过数控电位器程控调节输入到AD835第8脚的调制信号的幅值，即可改变调制度，实现10%步进，这也正达到我要实现调幅步进的要求。
AD835振幅调制电路
结束语
参考文献
黄智伟 无线发射与接收电路设计 北京航空航天大学出版社
致谢
毕业设计即将完成之时，我的心里涌动着难以表达的感情:那就是对老师的无比的感激，无法用言语描述的致谢。谢谢荀建军和张玉峰教员，感谢他们在繁忙的工作中抽出时间来对我进行耐心的指导，这对我即将继续的学习很有启发和帮助。从刚接触到题目时，我几乎在懵懵懂懂的状态下开始筹划我的毕业论文，资料的查询，原理的理解，我的每一点进步都包含着各位教员的汗水。
附录
yixiongshu 2007-1-20 14:43
能否整篇发出来共享呢